タグ別アーカイブ: F5

負荷分散装置のSSLアクセラレーター機能について | ツチノコブログ

いわゆる暗号アルゴリズムの2010年問題により、1024bitの鍵長では近い将来破られるという予測のもと各社からの1024bitのものの提供が終了しています。ほとんどの方は2048bitへの移行を終わられているかと思います。dmmでも2048bitへの移行がほとんど完了しました。ただ、この変更により注意点があります。鍵長が1024bitから2048bitになるということは、その機器に5倍以上のパフォーマンスが必要になり。これにより機器自体のパフォーマンスが低下してしまう現象が発生します。例えばSSLの最大同時接続数が10000TPSだったものは2048bitになることで2000TPSまで処理が低下するということです。10000TPSまでまだ余裕があるなと放置していると問題が発生してしまい、後手後手の対応になってしまうこともあるかと思います。また、トラブルシューティングにも多くの時間を要することになってしまうかもしれません。機器によってはリプレースが必要なものもあるかもしれませんので、前もって現環境の状況を確認してみてはいかがでしょうか。ちなみにF5社のBIGIPA10Networks社のAXのどちらも5分の1のパフォーマンスになるとの事でした。

引用元: 負荷分散装置のSSLアクセラレーター機能について | ツチノコブログ.

VMware は OpenFlow を静観する_1 � Agile Cat — in the cloud

VMware は OpenFlow を静観する_1 � Agile Cat — in the cloud
私が指摘したいのは、Cisco たちの世界で、ASIC の開発に時間と神経が浪費されていることであり、また、ソフトウェアとコントロールにおける大半の部分が、x86 の領域に移行していることである。 データセンター・ギアにおける大半が、その方向へ向かっている。 F5 [Networks]  デバイスを見てみれば、その大半が x86 だと理解するだろう。 ファイヤーウォールとロードバランサーが集約される、Cisco ASA を見ると良い。 それは、完全に x86 ベースとなっている。私たちは、いくつかの Cisco ルーター・バージョンを持っているが、それらは x86 上で走るエンベデッド・ハイパーバイザーにより機能し、また、たくさんの VM を実行している。 いくつかの Cisco デバイスを確認してみれば、それらがエンベッドされたハイパーバイザーにより動いていることが解るだろう。 多くの人々が、そのことを認識していない。 しかし、Cisco の世界であっても、ハードウェアの役割が増大しているのは、x86 ベースの商用チップのパートである。 もう少し上手い言い方をすると、X86 および普及品のシリコン・チップが、データセンターにおけるサーバーとネットワークを構築していくことになる。

Geekなぺーじ:F5 BIG-IPのDPI機能 [Interop Tokyo 2012]

Geekなぺーじ:F5 BIG-IPのDPI機能 [Interop Tokyo 2012]: iRulesという機能があります。

F5 : iRules

iRulesの基本的な説明として、BIG-IPのOS TMOSに標準機能として搭載されているプログラム言語です。 このiRulesを使えば、L3以上のアプリケーションのペイロード部分まですべて解析し、コントロールすることができます。